

(11)Publication number:

08-056140

(43) Date of publication of application: 27.02.1996

(51)Int.CI.

HO3K 3/356 HO3K 3/286

H03K 19/086

(21)Application number: 07-143523

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

09.06.1995

(72)Inventor: SHIZUKI YASUSHI

YOSHIHARA KUNIO

(30)Priority

Priority number: 06127769

Priority date: 09.06.1994


Priority country: JP

## (54) FLIP-FLOP DEVICE

## (57)Abstract:

PURPOSE: To attain a faster operation without almost increasing power consumption by providing a transistor (TR) for data read time varying, a bias terminal pair or an auxiliary differential pair or the like.

CONSTITUTION: A FET J21 whose data read time is variable is connected in parallel with FETJ1 whose drains connect to a data read section among FETs forming clock input differential pairs with respect to a conventional FF circuit. While a FETJ21 is connected to a data latch differential pair, since two FETs J1, J21 are connected to a data read differential pair, the FETJ21 is closed and much more current is supplied to the data read section differential pair more than the data latch differential section and the read time of the FF circuit is increased more than a data latch time. Thus, the current fed to a FET of the data read section is increased for one clock period while keeping constant power consumption. Moreover, the data read time is equal to the data latch time by turning off the FETJ21 to make the operation at a low frequency stable.





(19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

## 特開平8-56140

(43)公開日 平成8年(1996)2月27日

(51) Int. Cl. 6

識別記号

FΙ

技術表示箇所

H03K 3/356

庁内整理番号

3/286

F

19/086

H03K 3/356

審査請求 未請求 請求項の数5 OL (全14頁)

(21)出願番号

特願平7-143523

(22)出願日

平成7年(1995)6月9日

(31)優先権主張番号 特願平6-127769

(32)優先日

平6 (1994) 6月9日

(33)優先権主張国

日本(JP)

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 志津木 康

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 吉原 邦夫

神奈川県川崎市幸区小向東芝町1番地 株


式会社東芝研究開発センター内

(74)代理人 弁理士 鈴江 武彦

#### (54)【発明の名称】フリップフロップ装置

## (57)【要約】

【目的】 消費電力を殆ど増加させずに、より高速な動 作を可能とするフリップフロップ装置を提供すること。 【構成】 ゲートがデータ入力端子D, /Dとなる一対 のFETJ3、J4により構成されたデータ読込み部差 動対と、ゲートが出力端子Q, /Qに接続される一対の FETJ5, J6により構成されたデータ保持部差動対 と、ゲートがクロック入力端子CK、/CKとなる一対 のFETJ1, J2により構成されたクロック入力用差 動対とを備え、FETJ1のドレインがFETJ3. J 4のソースに接続され、FETJ2のドレインがFET J5, J6のソースに接続されたSCFLのフリップフ ロップ装置において、クロック入力用差動対を構成する 一対のFETのうち、ドレインがデータ読込み部差動対 に接続されたFETJ1と並列に、データ競込み時間増 大用のFETJ21を設けたことを特徴とする。



#### 【特許請求の範囲】

. .

【請求項1】制御電極がデータ入力端子となる一対のトランジスタにより構成されたデータ読込み部差動対と、制御電極が出力端子に接続される一対のトランジスタにより構成されたデータ保持部差動対と、制御電極がクロック入力開差動対とを備え、クロック入力用差動対とを備え、クロック入力用差動対とを備え、クロック入力用差動対とを備え、クロック入力用差動対とを備え、クロック入力用差動対と構成する各トランジスタの第1の主電極の一方がデータ競込み部差動対を構成する各トランジスタの第2の主電極に接続されたSCFL又はECLのフリップフロップ装置において、

前記クロック入力用差動対を構成する一対のトランジスタのうち、第1の主電極が前記データ読込み部差動対又はデータ保持部差動対を構成する各トランジスタの第2の主電極に接続されたトランジスタと並列に、データ読込み時間又はデータ保持時間の可変用のトランジスタを設けたことを特徴とするフリップフロップ装置。

【請求項2】制御電極がデータ入力端子となる一対のトランジスタにより構成されたデータ読込み部差動対と、制御電極が出力端子に接続される一対のトランジスタにより構成されたデータ保持部差動対と、制御電極がクロック入力開差動対とを備え、クロック入力用差動対とを備え、クロック入力用差動対とを備え、クロック入力用差動対とを備え、クロック入力用差動対とを備え、クロック入力用差動対とを構成する各トランジスタの第1の主電極の一方がデータ保持部差動対を構成する各トランジスタの第2の主電極に接続されたSCFL又はECLのフリップフロップ装置において、

前記データ読込み部差動対又はデータ保持部差動対を構成する各トランジスタの第2の主電極と電源Vssとの間に、データ読込み時間又はデータ保持時間の可変用のトランジスタを設けたことを特徴とするフリップフロップ 装置。

【請求項3】一対のトランジスタにより構成されたデータ読込み部差動対と、一対のトランジスタにより構成されたデータ保持部差動対と、一対のトランジスタにより構成されて2つのクロック入力端子CK、/CKを有するクロック入力用差動対と、からなるフリップフロップ 回路を2段縦列接続したマスタ・スレープ型フリップフロップ装置において、

第1のフリップフロップ回路のクロック入力端子CK 1、 / CK1と第2のフリップフロップ回路のクロック 入力端子CK2、 / CK2のうち、CK1と/CK2と を接続し、かつ/CK1とCK2とを電気的に分離して 新たなパイアス端子Vbias1とVbias2を設けたことを 特徴とするフリップフロップ装置。

【請求項4】一対のトランジスタにより構成されたデータ読込み部差動対と、一対のトランジスタにより構成されたデータ保持部差動対と、一対のトランジスタにより

構成されて2つのクロック入力端子CK、/CKを有するクロック入力用差動対と、からなるフリップフロップ 回路を2段縦列接続したマスタ・スレーブ型フリップフロップ装置において、

第1及び第2のフリップフロップ回路内に、一対のトランジスタの第1の主電極の一方がデータ読込み部差動対に接続され、他方がデータ保持部差動対に接続された補助差動対をそれぞれ設け、各々の補助差動対を構成する各トランジスタのうち、第1の主電極がデータ読込み部差動対に接続されたもの同士とデータ保持部差動対に接続されたもの同士とでそれぞれ第2の主電極を共通接続したことを特徴とするフリップフロップ装置。

【請求項5】制御電極がデータ入力端子となる一対のトランジスタにより構成されたデータ読込み部差動対と、制御電極が出力端子に接続される一対のトランジスタにより構成されたデータ保持部差動対と、制御電極がクロック入力端子となる一対のトランジスタにより構成されたクロック入力用差動対とを備え、データ読込み部差動対及びデータ保持部差動対の共通負荷として抵抗とインダクタが直列接続されたSCFL又はECLのフリップフロップ装置において、

前記データ保持部差動対を構成する各トランジスタに一方の主電極がそれぞれ共通接続され、前記負荷としての抵抗とインダクタとの接続点に他方の主電極がそれぞれ接続された一対の補助トランジスタを設けてなることを特徴とするフリップフロップ装置。

#### 【発明の詳細な説明】

[0001]

30

40

50

【産業上の利用分野】本発明は、高速で動作させる分周 器等に用いられるフリップフロップ装置に係わり、特に 回路形式としてECL(Emitter-Coupled-Logic )や (Source-Coupled-FET-Logic)等を用いたフリップフロップ装置に関する。

[0002]

【従来の技術】従来、デジタル信号処理を高速動作させる回路形式として、ECLやSCFL等が用いられる。ECL及びSCFLでは、トランジスタを縦積みすることで信号の伝搬時間を少なくし高速化を可能とする。分周器においても高速に動作させたい場合には、ECL又はSCFLでフリップフロップ回路を構成し、このフリップフロップ回路を2段接続したT-FF(Toggle-Flip-Flop)として1/2分周器とすることが多い。以下、用いるトランジスタをFETを例にとって説明するが、パイポーラトランジスタでも同様である。

【0003】図18に、従来のSCFLフリップフロップ回路の構成を示す。R1、R2は負荷抵抗、FETJ3、J4はデータ読込み部の差動対、FETJ5、J6はデータ保持部の差動対、FETJ1、J2はクロック入力用の差動対、FETJ7はこれらの差動対に電流を供給するための定電流原として用いる。各々の差動対は

3

同じゲート幅、しきい値を持つ2つのFETから構成されている。

【0004】また、FETJ8、J9、J10、J11はソースフォロアとしての役割を果たすのと同時にデータ保持部にラッチ動作させるため、その出力をFETJ5、J6のゲートに接続し正帰還をかけるのに使用される。D1、D2はソースフォロアで使われるレベルシフト用ダイオード、R3、R4、R5、R6は保護抵抗である。また、VbはFETJ7、J10、J11に与えるDC電圧、Vssは負の電源である。

【0005】図19は、図18のフリップフロップ回路を2段接続したT-FFの構成図である。図中のFF1、FF2は図18のフリップフロップ回路を示す。FF2の反転出力端Qの信号をFF1の非反転入力端/Dへ、FF2の反転出力端/Qの信号をFF1の非反転入力端Dへ接続することによって、入力するクロック信号の1/2の周期の信号を生成することができる。

【0006】FETJ12、J13によって構成されるソースフォロアは、後段の回路を駆動する能力を向上させるために使用する。端子CKはクロック信号を入力、端子Vrefはリファレンス電圧を与える端子であるが、クロック信号CKの逆相信号/CKを入力する場合もある。

【0007】図20は、図18のフリップフロップ回路のクロック入力用差動対に周期Tのサイン波を入力したときの動作の説明図である。縦軸は電流値、横軸は時間を示す。図中のAがデータ読込み部差動対に供給される電流、Bがデータ保持部差動対に供給される電流を示す。

【0008】図18のFETJ7のドレインに流れる電 30 流量は一定であることから、データ読込み部差動対に供給される電流とデータ保持部差動対に供給される電流の合計値は常に一定である。従って、データ読込み部がONの時、データ保持部はOFFとなる。そして、データ読込み部がOFFの時、データ保持部はONとなる。

【0009】ここで、データ読込み部がONの時間をデータ読込み時間、データ保持部がONの時間をデータ保持時間とすると、クロック入力用差動対を構成するFETJ1とJ2はゲート幅及びしきい値が同じであるため、クロック1周期にかかる時間Tに占めるデータ読込み時間(D)とデータ保持時間(T-D)は各々T/2であることから、

(データ読込み時間)=(データ保持時間)

となり、図18のフリップフロップ回路ではデータ競込み部とデータ保持部の動作する時間が分離されている。 【0010】次に、フリップフロップ回路を2段接続したT-FFの動作について説明する。図19のT-FFにおいて、CKに入力されるクロック信号が"H"レベルのとき、FF1ではデータ読込み部はON、データ保 持部はOFFとなり、FF2ではデータ競込み部はOFF、データ保持部はONとなる。このクロック信号が "H"レベルの状態ではFF2のデータ保持部からFF1のデータ競込み部へ反転した信号が入力され、FF1のデータ競込み部の信号が反転する。

【0011】入力されるクロック信号が"L"レベルのとき、図19のFF1ではデータ読込み部はOFF、データ保持部はONとなり、FF2ではデータ読込み部はON、データ保持部はOFFとなる。このクロック信号10が"L"レベルの状態では、FF1のデータ読込み部とFF2のデータ保持部はOFFとなり、クロック信号が"H"レベルのとき反転したFF1のデータ読込み部の信号がFF1のデータ保持部を通じてFF2のデータ読込み部へ送り込まれることになる。

【0012】このような動作が繰り返されることによって、入力クロック信号の2倍の周期を持つ信号、即ち入力クロック信号の1/2の周波数の信号が生成される。このT-FFは図18のフリップフロップ回路を2つ使用していることから、FF1のデータ競込み部及びFF2のデータ保持部とFF1のデータ保持部及びFF2のデータ競込み部との間が時間的に分離されることにより、高周波領域からほぼDCに近い低周波領域まで安定した動作が可能である。

【0013】ところで、図190T-FFの最高動作周被数fmaxは図180フリップフロップ回路の遅延時間を $\tau$ とおくと、fmax=1/2・ $\tau$ で近似できる。遅延時間 $\tau$ は主に直接負荷抵抗を駆動するデータ読込み部のFETJ3、J4の駆動能力、及び配線容量や寄生容量などから決まる値である。<math>FETJ3、J4の駆動能力は主にFETに供給される電流量によって決まり、この電流量が多い場合に駆動能力が増加する。

【0014】しかし、フリップフロップ回路において下下1、FF2のデータ読込み部がONである時間は入力されるクロック信号の周期Tの半分のT/2でしかない。従って、直接負荷抵抗を駆動するデータ読込み部の下ETJ3、J4に供給されるクロックー周期あたりの平均電流量は、フリップフロップ回路の定電流源である下ETJ7のドレインに流れる電流量の半分にしかならないため、FETの駆動能力が低下しT-FFのfmaxが減少してしまう。FETの駆動能力を高めてfmaxを向上させるには、フリップフロップ回路に流れる電流量を増加させるのが有効であるが、そのためには消費電力が大きくなってしまう、という問題があった。

【0015】一方、図18に示した従来のSCFLフリップフロップ回路において、負荷抵抗R1,R2にインダクタを直列に接続することにより、高速動作時にピーキングを掛けて高速化をはかる試みがある。しかし、負荷にインダクタを設けることで、インダクタに付随する寄生容量によって自己共振数で並列共振が起きた場合、

インダクタのインピーダンスが無限大となる。そして、

入力信号の周波数成分がインダクタの自己共振周波数に 近い場合、フリップフロップ回路が誤動作する可能性が あった。

#### [0016]

【発明が解決しようとする課題】このように、従来のフリップフロップ回路においては、トランジスタの駆動能力を高めて最高動作周波数 fmaxを向上させるためにフリップフロップ回路に流れる電流量を増加させると、回路の消費電力が大きくなってしまうという問題があった。また、負荷にインダクタを設けると、その自己共振 10数の影響でフリップフロップ回路が誤動作を起こす可能性があった。

【0017】本発明は、上記事情を考慮してなされたもので、その目的とするところは、消費電力を殆ど増加させずにより高速な動作を可能とするフリップフロップ装置を提供することにある。

【0018】また、本発明の他の目的は、フリップ・フロップ回路の負荷にインダクタを用いた場合でも、その自己共振の影響による誤動作を防ぎつつ、高速な動作を可能とするフリップフロップ装置を提供することにある。

#### [0019]

【課題を解決するための手段】上記課題を解決するため に本発明は、次のような構成を採用している。即ち、本 発明(請求項1)は、制御電極がデータ入力端子となる 一対のトランジスタにより構成されたデータ読込み部差 動対と、制御電極が出力端子に接続される一対のトラン ジスタにより構成されたデータ保持部差動対と、制御電 極がクロック入力端子となる一対のトランジスタにより 構成されたクロック入力用差動対とを備え、クロック入 30 カ用差動対を構成する各トランジスタの第1の主電極の 一方がデータ読込み部差動対を構成する各トランジスタ の第2の主電極に接続され、他方がデータ保持部差動対 を構成する各トランジスタの第2の主電極に接続された SCFL (Source-Coupled-FET-Logic) 又はECL (Em itter-Coupled-Logic ) のフリップフロップ装置におい て、クロック入力用差動対を構成する一対のトランジス タのうち、第1の主電極がデータ読込み部差動対 (又は データ保持部差動対)を構成する各トランジスタの第2 の主電極に接続されたトランジスタと並列に、データ読 40 込み時間可変用のトランジスタを設けたことを特徴とす る。

【0020】また、本発明(請求項2)は、上記構成のフリップフロップ装置において、データ読込み部差動対 (又はデータ保持部差動対)を構成する各トランジスタの第2の主電極と電源 Vssとの間に、データ読込み時間可変用(又はデータ保持時間可変用)のトランジスタを 設けたことを特徴とする。

【0021】また、本発明(請求項3)は、一対のトランジスタにより構成されたデータ読込み部差動対と、一 50

対のトランジスタにより構成されたデータ保持部差動対と、一対のトランジスタにより構成されて2つのクロック入力端子CK、/CKを有するクロック入力用差動対と、からなるフリップフロップ回路を2段縦列接続したマスタ・スレーブ型フリップフロップ装置において、第1のフリップフロップ回路のクロック入力端子CK1、/CK1と第2のフリップフロップ回路のクロック入力端子CK2、/CK2を電気的に分離して新たなバイアス端子Vbias1とVbias2を設けたことを特徴とする。

【0022】また、本発明(請求項4)は、一対のトランジスタにより構成されたデータ院込み部差動対と、一対のトランジスタにより構成されたデータ保持部差助対と、一対のトランジスタにより構成されて2つのクリック入力端子CK、/CKを有するクロック入力用差動した、からなるフリッププロップを2段縦列接続で、第1及び第2のフリップフロップ回路内に、一対のトランジスタの第1の主電極の一方がデータ読込み部差動対に接続され、他方がデータ保持部差動対に接続されたもの同士とデータ保持部差動対に接続されたもの同士とデータ保持部差動対に接続されたもの同士とデータ保持部差動対に接続されたもの同士とでそれぞれ第2の主電極を共通接続したことを特徴とする。

【0023】また、本発明は、上記構成のフリップフロップ装置において、クロック入力用差動対を構成する一対のトランジスタのうち、データ読込み部差動対に接続されたトランジスタと並列に、データ既持部差動対を構成する各トランジスタの第2の主電極と電源Vssとの間に、データ保持時間可変用のトランジスタを設けたことを特徴とする。

【0024】ここで、本発明の望ましい実施態様としては、次のものがあげられる。

- (I) トランジスタとしてMOSトランジスタ等のFETを用い、制御電極はゲート、第1の主電極はドレイン、第2の主電極はソースであること。
- (2) トランジスタとしてパイポーラトランジスタを用い、制御電極はペース、第1の主電極はコレクタ、第2 の主電極はエミッタであること。
  - (3) データ競込み部差動対及びデータ保持部差動対における負荷として、抵抗又は抵抗とインダクタの直列回路を用いたこと。
  - (5) 請求項4において、補助差動対を構成する各トランジスタの第2の電極と電源Vssとの間に定電流源としてのトランジスタを設けること。

【0025】また、本発明(請求項5)は、制御電極が データ入力端子となる一対のトランジスタにより構成さ

れたデータ読込み部差動対と、制御電極が出力端子に接 **続される一対のトランジスタにより構成されたデータ保** 持部差動対と、制御電極がクロック入力端子となる一対 のトランジスタにより構成されたクロック入力用差動対 とを備え、データ読込み部差動対及びデータ保持部差動 対の共通負荷として抵抗とインダクタが直列接続された SCFL又はECLのフリップフロップ装置において、 前記データ保持部差動対を構成する各トランジスタに一 方の主電極がそれぞれ共通接続され、他方の主電極が前 記負荷としての抵抗とインダクタとの接続点にそれぞれ 10 接続された一対の補助トランジスタを設けてなることを 特徴とする。

### [0026]

. .

【作用】本発明(請求項1,2)によれば、データ読込 み時間可変用のトランジスタを設け、データ読込み時間 を増大させるようにすることにより、フリップフロップ 回路におけるデータ読込み時間とデータ保持時間との関 係を、

#### (データ読込み時間) > (データ保持時間)

とすることができ、一定の消費電力のままクロック1周 20 期のあたりのデータ読込み部のトランジスタに供給され る電流量を増加することが可能になる。従って、データ 読込み部のトランジスタの駆動能力を高めることがで き、これにより最高動作周波数 fmax を向上させるこ とが可能となる。さらに、データ保持時間可変用のトラ ンジスタを設け、データ保持時間を増大させるようにす ることによって、

#### (データ読込み時間) く(データ保持時間)

とすることもでき、この場合はより低周波領域での安定 した動作が可能となる。この場合、前記データ読込み時 30 間又はデータ保持時間可変用トランジスタの制御電極を 外部からコントロールすることにより、(データ読込み 時間)と(データ保持時間)との関係を任意に選ぶこと ができるので、高周波から低周波までの幅広い周波数帯 域において安定な動作を実現できる。

【0027】また、本発明(請求項3)によれば、新た なパイアス端子 V bias 1 と V bias 2 を設けているので、 これらのバイアス端子に印加するDCパイアス値の変化 によって、データ読込み時間とデータ保持時間を任意に 設定することができる。例えば、

(データ読込み時間) > (データ保持時間)

と設定することにより、より髙周波領域での動作が可能 となる。逆に、

(データ読込み時間) く(データ保持時間)

と設定することにより、より低周波領域での安定した動 作が可能となる。

【0028】また、本発明(請求項4)によれば、補助 差動対を設けたことによって、(請求項4)と同様にデ ータ読込み時間とデータ保持時間を任意に設定すること ができ、より高周波領域での動作又はより低周波領域で 50 合である。縦軸が電流量、横軸が時間を示す。図中Aが

の動作が可能となる。

【0029】また、本発明(請求項5)によれば、補助 トランジスタを設けたことにより、データ保持時間にお いてデータ保持部差動対に流れる電流の一部を、負荷の 抵抗をパスしインダクタのみを介して流すことができ る。即ち、データ保持時間において負荷の値が減少し、 インダクタの自己共振によってインピーダンスが増大す る悪影響を相殺し、ダンピングすることが可能となる。 従って、フリップ・フロップ回路の負荷にインダクタを 用いた場合でも、その自己共振の影響による誤動作を防 ぎつつ、高速なフリップフロップ装置を実現することが 可能となる。

[0030]

【実施例】以下、本発明の実施例を図面を参照して説明

(実施例1) 図1は、本発明の第1の実施例に係わるフ リップフロップ回路を示す回路構成図である。基本的な 構成は前記図18と同様であるが、本実施例ではこれに 加えて、データ読込み時間可変用のトランジスタ(FE T) J21が設けられている。即ち、クロック入力用の 差動対を構成するFETのうち、そのドレインがデータ 読込み部につながるFETJ1と並列に、データ読込み 時間可変用のFETJ21が接続されている。

【0031】このような構成であれば、データ保持部差 動対側には1つのFETJ2が接続されるのに対し、デ ータ読込み部差動対側には2つのFETJ1, J21が 接続されることになるため、FETJ21をON状態に することにより、データ保持部差動対側よりもデータ読 込み部差動対側の方により多くの電流を流すことがで き、フリップフロップ回路におけるデータ読込み時間と データ保持時間との関係を、

(データ読込み時間) > (データ保持時間)

とすることができる。このため、一定の消費電力のまま クロック1周期あたりにデータ読込み部のFETに供給 される電流量を増加することが可能になる。さらに、F ETJ21をOFF状態にすることで、(データ読込み 時間) = (データ保持時間)とすることができ、低周波 での動作も安定に行うことができる。

[0032] \*\* tt. FETJ2105-1621 dFE 40 TJ1のゲートに接続してCKと同電位にしてもよい し、別にDCバイアスを加えてもよい。データ読込み部 差動対におけるFETJ3, J4の負荷 乙、としては、 抵抗のみ、又は抵抗とインダクタを直列接続したものな どが考えられる。用いるインダクタはスパイラルインダ クタ、又はショートスタブ線路などが考えられる。

【0033】図2は、図1のフリップフロップ回路の動 作原理を示す図である。FETJ21のゲート幅をFE TJ1のゲート幅と同じとし、かつFETJ21のゲー トG21をFETJ1のゲートに接続、同電位にした場

データ読込み部に流れる電流量、Bがデータ保持部に流 れる電流量を示す。データ読込み時間Dとデータ保持時 間 (T-D) の割合はほぼ2:1となり、データ読込み 時間が増加していることが分かる。

【0034】図3は、図1のフリップフロップ回路から 構成される図19のT-FFの入力感度特性をシミュレ ーションで従来例と比較したものである。図中AがFE TJ21のゲート幅をFETJ1のゲート幅と同じと し、かつFETJ21のゲートG21をFETJ1のゲ ートに接続して同電位にした場合(実施例)であり、B 10 め、FF1とFF2の両方が(データ読込み時間)> が従来例である。また、斜線部が動作範囲を示す。

【0035】本実施例では、特にクロック入力振幅が小 さいときの動作領域が広くなっており、従来例では約 8. 0 G H z 付近にあったフリーラン周波数が 1 0. 8 GH2付近まで向上する。また、クロック入力が0.6 Vppのときの最高動作周波数 fmaxは従来例では1 0. 0GHzであったものが12. 0GHzとなり20 %の高速化が達成できる。

【0036】このように本実施例によれば、クロック入 カ用差動対を構成するFETJ1, J2のうちデータ読 20 込み部差動対に接続されたFETJ1と並列にFETJ. 21を設けているので、フリップフロップ回路における データ読込み時間とデータ保持時間との関係を、

(データ読込み時間) > (データ保持時間)

とすることができ、一定の消費電力のままクロック1周 期のあたりのデータ読込み部のFETJ3、J4に供給 される電流量を増加することが可能になる。従って、デ 一夕読込み部のFETJ3、J4の駆動能力を高めるこ とができ、これにより最高動作周波数fmaxを向上さ せることが可能となる。

(実施例2) 図4は、本発明の第2の実施例に係わるT - FFを示すプロック図である。従来例では図19のよ うに、FF1及びFF2のクロック入力端CK, /CK がDC的に結合されて端子CK及び端子Vrefへ接続 されていた。これに対して本実施例では、FF1のクロ ック入力端/CK1とFF2のクロック入力端CK2と をDC的に分離し、新たなパイアス端子Vbias1及びV bias 2 を設けることで、FF1, FF2 における各々の DCパイアス値を個別に変化させることを可能にしてい

【0037】ここで、FF1, FF2を構成するフリッ プフロップ回路は、図1又は図18のいずれの回路であ ってもよい。DCバイアス値は本実施例のフリップフロ ップ回路が形成されるIC内に設けた抵抗によって設定 してもよいし、外部からコントロールできるようIC内 に設けたパッドに接続し、外部から電圧を与えてもよ い。これによって、DCパイアス値の変化によってデー 夕読込み時間とデータ保持時間を任意に設定することが できる。

【0038】例えば、FF1のデータ読込み部とFF2 50 FETJ3,J4のゲート幅をWd、データ保持部差動

のデータ保持部へ入力されるクロックに加えるDCパイ アス値をVdc 1、FF1のデータ保持部とデータ読込 み部へ入力されるクロックのDCパイアス値を各々Vbi as 1, Vbias 2 とおくと、V d c 1 > Vbias 1、かつV dc1 < Vbias 2 (即ち、Vbias 1 = Vdc1 - X, Vbias 2 = V d c 1 + X 、 但 U X > 0 ) としたとき、FF 1とFF2の両方が(データ読込み時間)>(データ保 持時間)となる方向へ変化する。従来例ではFF1の/ CK1、FF2のCK2がDC的に結合されていたた (データ保持時間)とすることが不可能であったのに対

し、本実施例ではこれを可能とし高速化が図れる。 【0039】以上の実施例の応用分野としては高速な入 カ信号を分周する必要がある回路、例えばプリスケーラ

の初段の分周器、又はマルチプレクサ、デマルチプレク

サの初段の分周器などがあげられる。

【0040】なお、(データ読込み時間)>(データ保 持時間)と設定した場合、高速化は達成できるが、デー 夕読込み部とデータ保持部の動作する時間が完全に切り 離されずデータ保持部がONの場合も、データ読込み部 に電流が流れる。このため、図1のフリップフロップ回 路を用いてT-FFを構成したとき、入力されるクロッ ク信号が "L"レベルの場合の動作が不安定となり、低 周波領域では動作が不安定となり、誤動作を起こすこと がある。

【0041】これの解決方法として、図4においてFF 1、FF2に用いるフリップフロップ回路として図1の 回路を用い、低周波領域において、FF1のデータ読込 み部とFF2のデータ保持部へ入力されるクロックに加 30 えるDCパイアス値をVdc1、FF1のデータ保持部 とデータ読込み部へ入力されるクロックのDCパイアス 値を各々Vdc1<Vbias 1、かつVdc1>Vbias 2 (即ち、Vbias 1 = Vd c 1 - X, Vbias 2 = Vd c 1+ X、但しX < 0) とおくことによって、(データ読込 み時間)>(データ保持時間)と設定されていた関係を (データ読込み時間)≦(データ保持時間)とすること ができ、外部電圧の調整で低周波領域での動作を可能と

【0042】このように、外部からの電圧の調整で低周 波領域の動作を可能とすることにより、低周波から髙周 40 波まで周波数を掃引させる必要がある測定器に用いる分 周器などにも本発明を適用することができる。

(実施例3) 図5は、本発明の第3の実施例に係わるフ リップフロップ回路を示す回路構成図である。なお、図 1と同一部分には同一符号付して、その詳しい説明は省 略する。基本的な構成は図1と同様であり、本実施例で は、負荷乙、として抵抗のみを用いている。

【0043】この場合、クロック入力用差動対のFET J1, J2のゲート幅をWc、データ読込み部差動対の

11

対のFETJ5, J6のゲート幅をW1とすると、ゲート幅Wc, Wd, W1との関係は、Wc $\geq$ Wd $\geq$ W1でも $\otimes$ W1でもよい。

【0044】また、本実施例と同様の効果は、クロック入力用の差動対を構成するFETのしきい値の関係を(FETJ2のしきい値)>(FETJ1のしきい値)とした場合にも得られる。(FETJ2のしきい値)>(FETJ1のしきい値)とすることによって、FETJ1に流れる電流量を増加させることができ、フリップ回路におけるデータ読込み時間とデータ保持時間の関係を(データ読込み時間)>(データ保持時間)とすることができる。また、(FETJ2のしきい値)とすることができる。また、(FETJ2のしきい値)で、かつFETJ1と並列にFETJ21を加えた場合でも同様の効果が得られる。

(実施例3の変形例)図6は、第3の実施例の変形例を示す図である。この例は、図5のFETJ21のゲート端子G21をFETJ21のソース端子に接続したものである。このような構成であれば、G21のパイアス回路が不要となる。

【0045】図7は、第3の実施例の別の変形例を示す図である。この例では、図6のような構成のフリップ・フロップの2つFF1、FF2を並列に設け、FF1のFETJ21のゲート端子をFF2のFETJ22のゲート端子をFF1のFETJ21のソース端子に接続している。

【0046】このような構成であれば、クロック入力が 単相のとき、FF1のFETJ21のソース端子及びF F2のFETJ22のソース端子は各々クロック入力信 30 号CKに対して同相、逆相の位相関係となる。従って、 このような接続を行うことで、FF1、FF2のデータ 読み込み部がONになるときFETJ21、FETJ2 2のゲートーソース間電圧が上昇し、データ読み込み部 がONの時に流れる電流量が増加して高周波動作が可能 となる。

(実施例4)図8は、本発明の第4の実施例に係わるフリップフロップ回路を示す回路構成図である。なお、図1と同一部分には同一符号付して、その詳しい説明は省略する。基本的な構成は図1と同様であり、本実施例で40は、負荷2、として抵抗とインダクタを直列接続したものを用いている。

【0047】一般に、フリップフロップの負荷にインダクタを用いることで高速化がはかれる。従来例のフリップフロップ回路の負荷として抵抗とインダクタを直列接続したものを用いる場合と比較して、本実施例ではフリップフロップ回路自体を(データ読込み時間)>(データ保持時間)とすることで高速化が可能であるので、インダクタの効果によって高速化をはかる周波数帯域を従来例より更に高く設定でき、従来例と比較して使用する

インダクタンスの値が小さくてすむ。

【0048】インダクタとしてスパイラルインダクタを用いる場合、使用するインダクタンスの値が大きいと自己共振周波数が低下し、回路の誤動作を引き起こす可能性がある。本実施例で用いるインダクタの値は従来例と比較して小さいことから、インダクタの自己共振周波数の低下による誤動作によってフリップフロップ回路の動作周波数領域が低下する問題を解決できる。

【0049】また、隣接したインダクタL1、L2を近付けた場合に生じる相互インダクタンスは、インダクタ L1、L2間の距離が近付くほど大きくなり、使用する インダクタL1、L2の値が大きい場合には、相互イン ダクタンスの影響が大きくなり回路が誤動作を起こし動 作周波数範囲が低下する可能性があった。

【0050】本実施例で用いるインダクタの値は従来例と比較して小さいことから、相互インダクタンスの増加による動作周波数範囲の低下による問題を解決でき、かつインダクタL1、L2間の距離を近付けてレイアウトできることから、フリップフロップ回路をレイアウトするのに必要な面積を小さくすることができ、チップ面積増大に伴うコストの増大を避けることができる。

【0051】なお、本発明はフリップフロップの負荷として抵抗のみの場合と負荷にインダクタを使用する場合の両方について有効であるが、以下の実施例では抵抗のみを負荷とする場合について説明する。

(実施例5) 図9は、本発明の第5の実施例に係わるフリップフロップ回路を示す回路構成図である。なお、図1と同一部分には同一符号付して、その詳しい説明は省略する。

【0052】基本的な構成は前記図18と同様であるが、本実施例ではこれに加えて、ドレインがデータ読込み部の差動対につながるようにFETJ31を加え、FETJ31のソースは保護抵抗R7を介して電源Vssに接続し、ゲートG31にはDC電位を接続している。

【0053】図9のフリップフロップ回路を2段接続してT-FFを作るときは、FF1側のG31とFF2側のG31を接続する。G31のDC電位を調節することによってFETJ31に流れる電流量を調整、データ競込み時間とデータ保持時間の割合を制御して、低周波領域ではFETJ31に電流が流れないように設定し、高周波領域ではFETJ31に電流が流れるように設定することで、低周波領域も可能となりかつ高速化が達成できる。

【0054】本実施例では、図4の実施例が制御電源が2つ必要であったのに対し、制御電源が単一で済む。特に、FETJ31にエンハンストモード型のFETを使用した場合は、FETのゲート・ソース間電圧が正のときにのみ電流が流れる。従って、低周波領域におけるG31に与える電圧と電源電圧Vssとの差をFETJ31のしきい値以下と設定することによって、(データ読込

14

13

み時間) = (データ保持時間)となり、低周波領域の動作が可能となる。

【0055】この場合、G31に与える電圧と電源電圧 Vssとの差は正であるので、GNDとVssとの間を抵抗 を用い電圧を分割しG31に接続すると共に、G31を IC内に設けたパッドに接続し、外部からパッドに与え る電圧を制御することによって、従来例より高周波動作 が可能であると共に、低周波領域の動作時にはG31に 外部から電圧を与えず、回路の消費電力を変化させずに 動作させることが可能である。

(実施例6)図10は、本発明の第6の実施例に係わるフリップフロップ回路を示す回路構成図である。なお、図1と同一部分には同一符号付して、その詳しい説明は省略する。

【0056】本実施例では図1の構成に加え、データ保持部差動対を構成するFETJ5、J6のソースにドレインがつながるようにデータ保持時間増大用のFETJ32を加え、FETJ32のソースを保護抵抗R7を介して電源Vssに接続し、ゲートG32にはDC電位を接続している。

【0057】図10のフリップフロップ回路を2段接続してT-FFを作るとき、FF1側のG32とFF2側のG32を接続する。G32のDC電位を調節することによってFETJ32に流れる電流量を制御してデータ読込み時間とデータ保持時間の割合を制御して、低周波領域から動作が可能でかつ高速化が達成できる。

【0058】本実施例の場合も制御電源が単一で済む。また、FETJ32のゲートG32を数kΩの抵抗を介して電源電圧Vssに接続、かつG32をIC内部に設けたパッドに接続する構成にすることによって、低周波動作時には外部からパッドに一定電位の電圧を与え、(データ読込み時間)=(データ保持時間)とし、高周波動作時にはパッドをオープンの状態にして、(データ読込み時間)>(データ保持時間)とすることで、低周波動作がら高周波動作まで可能となる。なお、この場合は高周波動作時にFETJ32には電流が流れないため、高周波動作時での消費電力を低周波領域の動作時の消費電力よりも低減できる。

(実施例7)図11は、本発明の第7の実施例に係わるフリップフロップ回路を示す回路構成図である。なお、図1と同一部分には同一符号付して、その詳しい説明は省略する。

【0059】本実施例では、FF1内にFETJ41、42からなる補助差動対を設け、FF2内にFETJ43、44からなる補助差動対を設け、これらの差動対のJ41、J43のドレインを各々FF1のデータ読込み部差動対とFF2のデータ読込み部差動対に接続し、J42、J44のドレインを各々FF1のデータ保持部差動対とFF2のデータ保持部差動対に接続する。そして、J41、J43のゲートをG41に、J42、J4

4のゲートをG42に接続する。また、J41~44のソースを共通接続してFETJ45のドレインに接続し、FETJ45のソースは保護抵抗R7を介して電源Vssに接続する。

【0060】このような構成であれば、FETJ41、 J43のゲートG41と、FETJ42、J44のゲートG42のDC電位を調節することにより、データ読込み時間とデータ保持時間との割合を制御することができる。このとき、FF1とFF2には本発明の実施例である図1を用いてもよいし、従来例の図18を用いてもよい。また、ゲートG41をCKに接続してもよい。

(実施例7の変形例) 図12は、第7の実施例の変形例を示す図であり、フリップフロップ回路の1つ分を示している。フリップフロップ回路にFETJ31, J32からなる差動対を設け、各々のゲート端子G31及びG32に加えるバイアスでデータ読み込み時間、保持時間をコントロールする。これにより、第7の実施例と同様の効果が得られる。

(実施例8)図13は、本発明の第8の実施例に係わる 20 フリップ・フロップ回路を示す回路構成図である。な お、図1と同一部分には同一符号を付して、その詳しい 説明は省略する。

【0061】この実施例の構成は前記図5に示す第3の実施例と類似しているが、第3の実施例とは異なり、FETJ1ではなくFETJ2と並列にFETJ31を設け、FETJ31のゲートG31を外部端子としている。

【0062】このような構成であれば、FETJ31のゲート端子G31でデータ読み込み時間、保持時間をコントロールすることができる。より具体的には、FETJ31とFETJ2の並列回路をFETJ1と同じ電流容量にすれば、FETJ31のOFFによりデータ保持時間を減少させることができる。即ち、FETJ31がONで(データ読み込み時間)=(データ保持時間)とすることができ、FETJ32がOFFで(データ読み込み時間)>(データ保持時間)とすることができ、低周波動作から高周波動作まで可能となる。

(実施例8の変形例)図14は、第8の実施例の変形例であり、FETJ31のドレインをFETJ51, J52からなる差動対のソースに接続している。FETJ51のゲート及びドレインはFETJ5のゲート及びドレインとそれぞれ共通接続され、FETJ52のゲート及びドレインはFETJ6のゲート及びドレインとそれぞれ共通接続されている。

【0063】このような構成であれば、高周波動作時にはG31端子に加えるパイアスを制御してFETJ31のドレインに電流を流さないようにする。このとき、データ保持部を構成するFETJ51、J52からなる差動対が動作しなくなることで、データ保持部のFETの50 ゲート幅が減少したように見え、データ保持部の負荷容

量が減少し、より高速化が達成できる。

(実施例9) 図15は、本発明の第9の実施例に係わる フリップ・フロップ回路を示す回路構成図である。な お、図1と同一部分には同一符号を付して、その詳しい 説明は省略する。

15

【0064】本実施例は、図18に示した従来例の負荷 部分の構成を改良したものである。抵抗R1、R2、及 びこれらに各々直列にインダクタL1、L2を負荷とし て備え、かつトランジスタ J 3、 J 4 のドレインと上記 負荷との間に抵抗R11, R12を備え、データ保持部 10 の差動対を構成するトランジスタ J 5 , J 6 のドレイン を各々上記R1、L1及びR2、L2から構成される負 荷に接続、かつトランジスタJ3、J4のドレインを各 々ソースフォロアを構成するトランジスタ」8, J9の ゲートに接続したことを特徴とするものである。

【0065】このような構成とすることによって、デー 夕読込み側がONのときの振幅は(R1+R11+jω L 1) i となり、データ保持側がONのときの振幅は (R1+jωL1) iとなり、データ保持側で振幅が小 さくなる (但し、R1=R2, R11=R12, L1= 20 L2、iはJ7に流れる電流)。即ち、データ保持時間 において負荷の値が減少し、インダクタの自己共振によ ってインピーダンスが増大する悪影響を相殺し、ダンピ ングすることが可能である。

【0066】図16は、図15のフリップフロップをマ スタスレーブD-FFに適用した場合について、本発明 と従来例とのシミュレーションによる比較を示す。太線 が本発明の実施例、細線が従来例である。入力信号は1 0 G b p s の ( : 0 1 0 1 1 0 1 · · ) 信号とし、インダ クタは1 n H であり、その自己共振周波数は5 G H 2 で 30 ある。論理振幅は0.8Vとし、R11,R12の抵抗 値は、振幅は0.1Vとなるように設定した。

【0067】図16から分かるように、従来例では誤動 作を起こしているのに対し、本発明の実施例では正常な 出力信号が得られていることが分かる。なお、R11, R12の値が大きいほどダンピングの効果が大きくなる が、それに伴い負荷が増加し、遅延時間も増加してしま う。従って、R11、R12の値をR1及びR2の値の 10%から25%とした場合に高速性と安定性を兼ね備 えることができる。

(実施例10) 図17は、本発明の第10の実施例に係 わるフリップフロップ回路を示す回路構成図である。な お、図1と同一部分には同一符号を付して、その詳しい 説明は省略する。

【0068】本実施例も、図18に示した従来例の負荷 部分の構成を改良したものである。基本的な構成は図1 8と同様であり、負荷として、抵抗R1とインダクタレ 1を直列接続し、また抵抗R2にインダクタL2を直列 接続している。そして、データ保持部差動対を構成する トランジスタ」5、J6にトランジスタ」95、J96 をそれぞれ並列的に接続している。具体的には、トラン ジスタJ95のソースはトランジスタJ5のソースに接 続され、トランジスタJ95のドレインは抵抗R2とイ ンダクタL2の接続点に接続されている。トランジスタ J96のソースはトランジスタJ6のソースに接続さ れ、トランジスタにJ96のドレインは抵抗R1とイン ダクタL1の接続点に接続されている。

【0069】このような構成とすることによって、デー 夕読込み側がONのときの振幅は(R1+jωL1)i となり、データ保持側がONのときの振幅は(R1+j  $\omega$  L 1 ) i 1 + j  $\omega$  L 1 · i 2 となり、データ保持側で 振幅が小さくなる (但し、R1=R2, L1=L2, i = i 1 + i 2 : i 1 は J 5 又は J 6 に 流れる 電流 、 i 2 はJ95又はJ96に流れる電流)。即ち、データ保持 時にR1、R2へ流れる電流を減少させることによりダ ンピングを行わせることができ、第9の実施例と同様の 効果が得られる。

【0070】また、本実施例では第9の実施例に比し て、抵抗R1, R2の分割が不要となることから、レイ アウト面積の増大を抑えることができる。なお、トラン ジスタJ96、J96はトランジスタJ5、J6にゲー トを共通接続し、かつソースも共通接続しているので、 トランジスタ J5、 J6の近傍に極めて小さい面積で形 成でき、これらのトランジスタの増加によるレイアウト 面積の増大は殆ど無視できる。

【0071】なお、本発明は上述した各実施例に限定さ れるものではない。実施例では、MOSトランジスタを 用いたSCFL回路で説明したが、バイポーラトランジ スタを用いたECL回路に適用することもできる。さら に、実施例ではT-FFについて説明したが、D-FF に適用できるのは勿論のことである。また、図4、図 9、図10及び図11の本発明の実施例の回路はフリッ プフロップ外部電圧から制御することでフリーランの周 波数を変化させることができるので、T-FFのみでな く電圧制御型発振器としても使用できる。

【0072】また、本発明は各実施例を単独で実施する に限らず、種々の実施例を適宜組み合わせて実施するこ とができる。その他、本発明の要旨を逸脱しない範囲 で、種々変形して実施することができる。

[0073]

【発明の効果】以上説明したように本発明によれば、デ ータ読込み時間可変用のトランジスタ、パイアス端子V bias 1, Vbias 2 又は補助差動対等を設けることによ り、(データ読込み時間)>(データ保持時間)とする ことができ、一定の消費電力のままクロック1周期あた りのデータ読込み部のトランジスタに供給される電流量 を増加させることができる。従って、データ読込み部の トランジスタの駆動能力を高めることができ、消費電力 を殆ど増加させずにより高速な動作を可能とするフリッ 50 プフロップ装置を実現することが可能となる。

【0074】また、(データ読込み時間)と(データ保 持時間)との関係を任意に制御することができ、高周波 から低周波にわたる広い周波数帯域で安定に動作させる ことができるフリップ・フロップ装置を実現することが 可能となる。

#### 【図面の簡単な説明】

【図1】第1の実施例に係わるフリップフロップ回路を 示す回路構成図。

【図2】図1のフリップフロップ回路の動作原理を示す

【図3】図1のフリップフロップ回路から構成されるT - FFの入力感度特性をシミュレーションで従来例と比 較した結果を示す図。

【図4】第2の実施例に係わるT-FFを示すプロック 図。

【図5】第3の実施例に係わるフリップフロップ回路を 示す回路構成図。

【図6】第3の実施例の変形例を示す回路構成図。

【図7】第3の実施例の別の変形例を示す回路構成図。

【図8】第4の実施例に係わるフリップフロップ回路を 20 示す回路構成図。

【図9】第5の実施例に係わるフリップフロップ回路を 示す回路構成図。

【図10】第6の実施例に係わるフリップフロップ回路 を示す回路構成図。

【図11】第7の実施例に係わるフリップフロップ回路

を示す回路構成図。

【図12】第7の実施例の変形例を示す回路構成図。

【図13】第8の実施例に係わるフリップフロップ回路 を示す回路構成図。

【図14】第8の実施例の変形例を示す回路構成図。

【図15】第9の実施例に係わるフリップフロップ回路 を示す回路構成図。

【図16】図15のフリップフロップをマスタスレーブ D-FFに適用した場合について、本発明と従来例との 10 シミュレーションによる比較を示す図。

【図17】第10の実施例に係わるフリップフロップ回 路を示す回路構成図。

【図18】従来のSCFLフリップフロップ回路を示す 回路構成図。

【図19】図18のフリップフロップ回路を2段接続し たT-FFの構成図。

【図20】図18のフリップフロップ回路のクロック信 号入力差動対に周期Tのサイン波を入力したときの動作 の説明図。

#### 【符号の説明】


 $J1 \sim J15$ , J.21, J31, J32,  $J41 \sim J4$ 5 ... F E T

R1~R7…抵抗


D1. D2…ダイオード

L1、L2…インダクタ

【図1】





[図2]




因汝敷 (GHz)

13







[図11]

